PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-007149

(43)Date of publication of application: 14.01.1987

(51)Int.CI.

H01L 27/10 G11C 11/34

(21)Application number: 60-144563

(71)Applicant: AGENCY OF IND SCIENCE &

TECHNOL

(22) Date of filing:

03.07.1985


(72)Inventor: KATO KOICHI

(54) SEMICONDUCTOR MEMORY DEVICE

(57)Abstract:

PURPOSE: To provide memory function in an MOS transistor itself by controlling the amplitude and timing of a voltage applied to the gate and drain of an MOS transistor formed on an insulator.

CONSTITUTION: An N-type impurity is doped in a Ptype silicon layer 21 formed on an insulator 10 to form source and drain regions 22, 23, a gate electrode 25 is formed through a gate oxide film 24, thereby forming an N-type MOS transistor 20. The layer 21 is formed by single crystallizing the silicon film after polycrystalline or amorphous silicon film is formed on the insulator 10 such as SiO2 film. The source 22 of the transistor 20 is grounded, and a drain 23 and a gate 25 are connected with a sensing circuit 30. The circuit 30 writes and reads out memory information of the transistor 20 to control the amplitude and timing of the voltage applied to the gate and drain.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

Date of extinction of right

/U-936

函日本国特許庁(JP)

/01-10-26-16:57

@ 特許出願公開

母公開特許公報(A)

昭62-7149

@Int.CI.4 H 01 L 27/10 G 11 C 11/34 織別記号

广内整理番号

@公開 昭和62年(1987)1月14日

6655-5F 7230-5B

審査請求 有 発明の数 1 (全4頁)

川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

69発明の名称 半導体記憶装置

> 创物 顧 昭60~144563

顧 昭60(1985)7月3日

の発 明 者 工業技術院長 人 頭 出金

1. 発明の名称

半事体配值核量

2. 等許量型の節頭

定気的に浮遊している一導電型の半導体層の 両機に額半導体層とは逆毒電型の不軽物質からな るソース・ドレインを形成し、且つ上記半導体制 上に絶職機を介してゲート電流を形成してなるM OSトラングスタと、このトラングスタにゲート 常法及びドレイン電圧を印加したのち、個込むべ き祭祀に応じてゲート電圧、ドレイン電圧の崩壊 いはドレイン電圧、ゲート電圧の機に印加電圧を 罪にしチャネル領域の多数キャリア 敗を制御する 育込み手段と、上記MOSトランジスタのコンダ クタンスの変化を検出して上記書込まれた情報を 院出す院出し手段とを具備してなることを特徴と する年券体記憶装置。

動配M O S トランジスタを形成する半導体層 は、治理体上に形成されたものであることを特徴 とする特許請求の範囲第1項記載の半線体記憶値

13 前記書込み時にドレインに印加する電圧はイ ンパクトイオン化が生じる程度のドレイン管圧で あり、前記就出し時にドレインに印加する電圧は インパクトイオン化が生じない程度のドレイン電 圧であることを特徴とする特許なの範囲第1項 記載の学事体配債装置。

3、整明の詳細な期間

本発明は、半導体記憶装置に係わり、特に組織 体上の半導体量中に野娘されるMOSトランクス タを用いた牛準体配価装置に関する。

4

(発明の注紙的實際とその問題点)

周知の如く、従来のように半導体順中に砂成さ る景子を微額化してこれを賞集観化・高速化す 本には健界がある。また、ダイナミックメモリの 記憶素子は、通常1異のMOSトランジスタと1 毎のMOSキャパシタとで別点されるが、キャパ ショの容量を小さくすることには混界があり、こ の負責を用いる思りにおいては整務権の向上を望

/01-10-26-16:57 /001-003

特階昭62-7149(2)

/U-936

たのは殆ど不可能に近くなっている。 (発射の自的。)

本祭用は上記事件を養婦してなされたもので。 その目的とするところは、絶縁 上に形成される MOSトランクスタを利用して、より小さなダイ ナミックメモリの業子構造を変現することができ、 高集職化及び高速化をはかり得る半導体配像装置 を提供することにある。

〔発射の概要〕

本発明の骨子は、1隻のMOSトラングスタで 1つ メモリ素子を実現することにあり、組締体 上に形成されるMOSトランツスタのゲート及び ドレインに印加する電圧の大きさとタイミングと を制制することにより、MOSトランツスタ自作 に記憶機能を持たせることにある。

即ち本発明は、信頼の参込み及び変出しを行う。 半導体配便装置において、電気的に浮遊している ※100 学電型の半導体機の両線に数半導体器とは透導 | 型の不純物層からなるソース・ドレインを形成

第1回は本発明の一実施研に係わる半糖体記憶 鉄躍を示す最略構成因である。他是体10上に形 河南されたP型シリコン舞21にN型不精物をドー ングしてソース・ドレイン領域22。23を形 2年し、さらにゲート悪化説24を介してゲート電 種25を形成して、チャネル張1.2[47m]の N里MOSトランツスタ20が構成されている。 - ごこで、シリコン書21は、例えばSIO2 厳谷 の絶縁体10上に多結品や非品質のシリコン膜を 沙形成した後、このシリコン資をピームアニッルに より単結品化して形成される。また、単結晶化し たシリコン膜の景子形成領域以外を酸化して指子 分離用数化酸が形成されるものとなっている。・ - 上記MOSトランジスタ20のソース22は接 地され、ドレイン23及びゲート25はセンス国 舞30に接続されている。センス登襲30は、 MOSトランジスタ20の記憶情報の言込み及び 稗出しを行うもので、ゲート及びドレインに印加 する電圧の犬きさとダイミングとを制御するもの

盾を形成してなるMOSトランクスタと、この ドラブタスタにゲート意圧及びドレイン電圧を印 がしたのち、自込むべき情報に応じてゲート覚圧。 ドレイン電圧の採成いはドレイン電圧、ゲート電 圧の値に印加電圧を零にしチャネル領域の多数キ ャリア数を影節する書込み手段と、上記MOSト ランジスタのコンダクタンスの異化を検出してよ 記書込まれた情報を輸出す際出し手段とを設ける ようにしたものである。

(発明の効果)

水発見によれば、1個のMOSトランクスタで 1はのメモリ世子が表現できるので、従来の維茂 に比べて君子の占有面積が小さくなる。このため、 実際は、実現の単端体記機能量を実現することが できる。また、1番のMOSトランジスタで1個 のメモリオ子を支援できるので、その健康が原単 となり、製造の容易化をはかり得る等の利点もあ

(発明の実施例)

以下、本発明の詳細を図示の美施例によって説

となっている。

ここで、センス回路30は、婚報の書込み的に 印加タイミングに2つのモードを有する。 第1の モードは、新2回(a)に示す如くゲート及びド レインにしきい飯電圧程度の常圧(5V)をそれ ぞれ印献したのち、ゲート君圧Gをセロにし、そ の100psec機にドレイン電圧Dをゼロにするモ ニドである。第2のモードは、第2個(b)に示 沙川 ペドレイン最庄りをせったし、その100 ₿sec使にケート電圧Gをせ口にするモードである。 <u>八</u>株た、情報の飲出し時には、ドレインにインパク トイオン化の生じない程度の遺圧(2.5V)を 印加し、ゲートにしきい鍵程度の電圧を印加する。 そして、このとき覆れる意欲からMOSトランツ スタ20に書込まれた情報を放出するのとなって rb.

なお、上記のMOSトランクスタ20低温常の 手事体メモリ素子と四様に、マトリックス状に置 刈し、グート及びドレインをそれぞれワード輸及 びピット集等に接続することにより、記憶回路と

特原昭 62~7149 (3)

して機能するものとなっている。

次に、上記機成された本種屋の作用について製 用 寸 る。

まず、MOSトランジスタ20のソース電圧を OVとし、ゲート及びドレインにそれぞれ 5·Vの 電圧を印加する。このとき、第3回(a)に示す 如くチャネルを形成する電子濃度が高くなり、正 孔はシリコン屋21の下部に押込まれ、絶対最も 減少する。また、ドレイン管圧が高いため、ドレ イン近傍でインパクトイオン化により発生した正 孔が絡えずソース近傍で再始合する。

そこで、ゲート責任をO.Vにすると、シリコン 証据21の基板値位が参減に下がり、第3回(D) に示す如くチャネルを形成していた電子は主とし てドレイン方向に触しく流れる。この時、ドレイ ン側の接合領域で進しいインパクトイオン化が起 り、兄生した正孔がシリコン舞21に事務する。 ゲート電圧をOVにした後の100gsec後にドレ イン健圧をOVにすると、平衡状態に近い状態が 実及される。

電波が変れる。これに対し、シリコン層21が非 平衡状態(第3因(c)に示す状態)にある場合 は、第4回(b)に示す如く、同じ電圧を印加し ても正孔の量が少ないため、基板電位が低くドレ イン 液は殆ど夜れない。

一以上のようにすれば、シリコン房 2.1 内に正孔 が十分書積しているか否かの2種類の情報を見分 けることができることになる。

かくして本葉施術によれば、MOSトランジス タ20に記録電子の機能を抑たせることができる。 即ち、1個のMOSトランツスタクロから1個の メモリセルを変現することができる。このため、 従来の1トランクスタ/1キャパシタからなるメ モリセルを用いたものに比較して、より高東碘化 及び高速化をはかり得る。また、素子構造が展単 であるため、容易に製造できる等の利点もある。

なお、本発明は上送した実施例に翻定されるも のではない。例えば、前欠MOSトランジスタは N型に限るものではなく、P型であってもよい。 さらに、シリコン癖はSiOz等の非品質絶称体

[']これに対して、お3回(a)の状理よりドレイ ン電圧をOVにし、その100psec機にゲート会 圧をOVにすると、第3回(c)に示す如くチャ ネルを形成していた電子はソース・ドレインの資 方向に復れ出す。しかし、ソース・ドレイン共に OVであるため、電位勾配が小さく、インパクト イオン化は殆ど起こらない。そこで、電子が流れ 出してしまったシリコン歴は正孔が退少な非平衡 状態となる_

以上のように、シリコン層中に正孔を十分響機 するか、取いは正孔温少の状態にするかの2つの 方向を選択することにより、MOSトラングスタ 20に記憶素子としての個込み繊維を持たせるこ どができる。

さて、独出し時には、インパクトイオン化が生 じない程度のドレイン電圧を印加する。シリコン 夏21が平衡状態に近い状態(第3因(b)に示 す状態)では、しきい値程度のゲート電圧を印筒 すると、烙4倒(a)に示す如くシリコン重21 の正孔量が多く、オーバシュートによりドレイン

上に形成されたもの(SOI)ではなく、サファ イア等の単結高組織体上に形成された(SOS) 置であってもよい。また、MOSトランジスタの ※デート及びドレイン8に甲加するパイアス条件等 "牛、使用するMOSトランジスタの特性に応じて 八器宜度更可能である。その他、本発明の裏目を逸 殷しない範囲で、種々変形して実施することがで # a .


"4 政策の展覧を疑用


・第1男は太奈甫の一変振翔に係わる半導体記憶 被 間 ぞ 示 寸 観 格 根 成 因 、 数 2 因 (6) (5) は 上 配装置に用いたセンス自然の作用を説明するため の債号な形因、第3回(a)~(c)は稠込み作 用を似明するための模式図、第4個(8)(b) は独出し作用を説明するための模式像である。

10一路根外、20一NチャネルMOSトラン ジスタ、21 -- P型シリコン醇、22 -- ソース、 23mドレイン、24mゲート糖化料、25mゲ ート電板、30…センス回路。

出版人 工業技術院長 等々力 達

特開昭62-7149(4)







/81=ABC55726147

